Consulta de Guías Docentes



Academic Year/course: 2023/24

18479 - INTRODUCTION TO MICROPROCESSORS

This is a non-sworn translation intended to provide students with information about the course


Information of the subject

Code - Course title:
18479 - INTRODUCTION TO MICROPROCESSORS
Degree:
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
795 - Microtítulo en Electrónica Digital
Faculty:
350 - Escuela Politécnica Superior
Academic year:
2023/24

1. Course details

1.1. Content area

Ingeniería de computadores, Informática

1.2. Course nature

Compulsory

1.3. Course level

756 - Grado (EQF/MECU 6)
759 - Grado (EQF/MECU 6)
536 - Grado (EQF/MECU 6)
795 - Estudios Propios (EQF/MECU 6)

1.4. Year of study

759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 2
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación: 2
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 2
795 - Microtítulo en Electrónica Digital: 1

1.5. Semester

First semester

1.6. ECTS Credit allotment

6.0

1.7. Language of instruction

English

1.8. Prerequisites

-

1.9. Recommendations

It is highly recommended to have completed the subject Computer Basics of the first semester.

1.10. Minimum attendance requirement

Two evaluation modalities are proposed: CONTINUOUS assessment and NON-CONTINUOUS assessment. These modalities can be applied independently for the theoretical contents and for the practical contents. By default, it is assumed that all students opt for a CONTINUOUS assessment modality.

The application of CONTINUOUS assessment for the theoretical contents is linked to the completion and obtaining of a minimum grade of the proposed activities during the development of the course.

The application of the CONTINUOUS evaluation for the practical contents is linked to the attendance and the realization and obtaining of a minimum grade of the activities proposed in the practical sessions in the laboratory.

 

CONTINUOUS and NON-CONTINUOUS ASSESSMENTS FOR THEORETICAL CONTENTS.

In both modalities, the theory class attendance is not mandatory but strongly recommended.

VERY IMPORTANT

Without the need to notify previously, tests can be done in any class. These tests have their weight only in the Continuous Evaluation. The absence during these sessions implies a grade of zero points in the activity.

The details about the evaluation regulations for each of the two modalities are included in the "Regular Assesment" section of this guide.

 

CONTINUOUS ASSESSMENT FOR PRACTICAL CONTENTS (LABORATORY).

In the CONTINUOUS evaluation modality, the student must attend all the practical classes and develop the activities that are proposed.

Always for duly justified reasons, the student may miss a maximum of 2 practice sessions (4 hours). In the case of reaching a greater number of faults, it will be excluded from this evaluation modality.

 

NON-CONTINUOUS ASSESSMENT FOR PRACTICAL CONTENTS (LABORATORY).

In this modality, the attendance to the practical lessons is not mandatory but strongly recommended.

The details about the evaluation regulations for each of the two modalities are included in the "Regular Assesment" section of this guide.

 

1.11. Subject coordinator

Alberto Sanchez Gonzalez

  https://autoservicio.uam.es/paginas-blancas/

1.12. Competences and learning outcomes

1.12.1. Competences

C9 Capacidad de conocer, comprender y evaluar la estructura y arquitectura de los computadores, así como los componentes básicos que los conforman.
IC3 Capacidad de analizar y evaluar arquitecturas de computadores, incluyendo plataformas paralelas y distribuidas, así como desarrollar y optimizar software para las mismas.

1.12.2. Learning outcomes

In this course, it is learned to use a specific hardware description language. Using this language some basic arithmetic-logic circuits are also learned. The basic concepts related to the architecture of current processors are studied and analyzed based on the definition of a particular instruction set, the data path for the designed architecture is designed, and the control is learned. A simple low-level language (machine and assembler) is also studied for the designed system. Finally, the architecture of an elementary system of memory is studied.

1.12.3. Course objectives

The objectives of this subject are:

 

GENERAL OBJECTIVES

 

G1

Apply the different design techniques for the realization of a digital system.

 

G2

Build a system based on its description in different levels of abstraction.

 

G3

Demonstrate the influence of the memory hierarchy and other evolutions in the performance of a computer system.

 

G4

Design complex digital systems, using specific hardware description languages (VHDL)

 

G5

Use design and programming tools (EDA) to design digital circuits.

 

 

 

SPECIFIC OBJECTIVES

 

LESSON 1.- Digital Design and VHDL

1.1. 

Describe digital circuits using the specifications of the VHDL language.

1.2. 

Given a digital circuit in VHDL, use the simulation and debugging tools to determine its correct functioning, and in case of failure, identify and correct the faults.

1.3. 

Given a digital circuit in VHDL, determine its operation.

1.4. 

Given a digital circuit in VHDL, identify syntax errors.

1.5. 

Given a digital circuit in VHDL, identify functionality errors.

LESSON 2.- Arithmetic Logic Unit (ALU)

2.1. 

Describe the basic components that make up a computer system.

2.2. 

Describe the different algorithms and digital circuits for the logical operations and, or, xor, etc.

2.3. 

Describe the different algorithms and digital circuits for the arithmetic operations of adding, subtracting and multiplying.

2.4. 

Describe in your own words what is an ALU and the different registers and flags that compose it.

2.5. 

Given a certain set of operation codes for logical and arithmetic operations, design the corresponding ALU.

LESSON 3.- Processor I: Instruction set and machine code

3.1. 

Describe in your own words the concepts of machine language, operation code, addressing mode, size and instruction format, operating source and destination and immediate data.

3.2. 

Assemble and disassemble machine code, aided by a table that contains the coding of the instructions.

3.3. 

Indicate how the state of the computer (record content, data memory and input and output ports) is modified after the execution of an instruction or at the end of the execution of small programs written in assembly language (maximum 10 instructions), from an initial state of the computer.

3.4. 

Write small programs in assembly language of the proposed processor (maximum 10 instructions) whose functionality is specified by a text or by a simple sentence of a high-level language. These programs can be defined as functions or macros to be incorporated into other programs of greater length.

3.5. 

Write small programs (maximum 10 instructions) where the stack is used as a system for passing parameters in function calls or subroutines. Indicate the contents of the stack and the records associated with it after the execution of programs written in assembly.

LESSON 4.- Processor II: Design and control of the datapath. Single-cycle architecture.

4.1. 

From the schematic of a digital system, describe a certain operation through the language of record transfer (RTL).

4.2. 

From the RTL description of a certain operation, design the data path that implements it.

4.3. 

Once the data path for the proposed processor architecture is known, indicate the value of the active signals or buses of the Process Unit and of the Control Unit for each of the original instructions of the processor, in the case that each instruction runs in a single cycle.

4.4. 

Design the control machine for the unicycle data path of the proposed processor or for a digital system of similar complexity.

4.5. 

Starting from the data path unicycle of the proposed processor, complete the design and control of it, so that the processor correctly executes the original instructions plus a new machine language instruction (of complexity equivalent to the originals). It starts with the definition of the new instruction (via RTL language) and its codification.

LESSON 5.- Processor III: Design and control of the datapath. Multicycle architecture

5.1. 

Identify the processes that occur chronologically in the execution of an instruction

5.2. 

Once the data path for the proposed processor architecture is known, indicate the value of the active signals or buses of the Process Unit and of the Control Unit for each of the original instructions of said processor, in the case that each instruction can run in a different number of cycles.

5.3. 

Design the control machine for the multi-cycle data path of the proposed processor or for a digital system of similar complexity.

5.4. 

Starting from the multi-cycle data path of the proposed processor, complete the design and  the control, so that the processor executes correctly the original instructions plus a new machine language instruction (of complexity equivalent to the original ones). It starts with the definition of the new instruction (via RTL language) and its codification.

LESSON 6.- Memory maps. Real numbers operations.

6.1. 

Establish an address map based on the system requirements and identify the access addresses to each device from an address map.

6.2. 

Describe the different ways of representing real numbers on a computer.

6.3. 

Operations with real numbers in floating point.
       

 

1.13. Course contents

Summarized syllabus

1. Digital design and VHDL.

2. Arithmetic Logic Unit (ALU).

3. Processor I: Instruction set and machine code.

4. Processor II: Design and control of the datapath. Single-cycle architecture.

5. Processor III: Design and control of the datapath. Multicycle architecture.

6. Memory maps. Real numbers operations.

Detailed syllabus

1.    Digital design and VHDL

1.1. Introduction

1.1.1.   Modules: entity and architecture

1.1.2.   Simulation and Synthesis

1.2. Combinational Logic

1.2.1.   Logic gates

1.2.2.   Conditional assignment

1.2.3.   Internal variables, numbers and buses

1.2.4.   Case and if Statements

1.3. Structural modeling

1.4. Sequential Logic

1.4.1.   Synchronous registers

1.4.2.   Latches, Flip-flops and implicit memory

1.5. Testbenches

2.    Arithmetic Logic Unit (ALU)

2.1. Basic processor architecture

2.2. Logic and arithmetic operations

2.2.1.   Logic operators

2.2.2.   Adders and substractors

2.2.3.   Shifters and multipliers

2.3. ALU design

2.3.1.   State register. Carry (C), Overflow (V), Sign (N) and Zero (Z)

3.    Processor I: Instruction set and machine code

3.1. Assembly Language

3.1.1.   Instructions

3.1.2.   Operands: Registers, Memory and constants

3.1.3.   Machine Language

3.2. Instructions set architecture. ISA RISC-V

3.2.1.   R-type, I-type and J-type Instructions

3.2.2.   Memory, Arithmetic/Logical and Branching instructions

3.2.3.   Addressing Modes

3.2.4.   Writing, compiling, linking and executing a program

3.3. Programming

3.3.1.   Procedure calls. Stack memory system

3.3.2.   Program structures Conditional statements and Loops

3.3.3.   Data array

4.    Processor II: Design and control of the datapath. Single-cycle architecture.

4.1. Single-cycle datapath

4.1.1.   Memory instructions: lw, sw

4.1.2.   R-type instructions

4.1.3.   Conditional brach instructions: beq

4.2. Combinational single-cycle control

4.3. Adding new instructions: Adding immediate. Inconditional branch (jump)

4.4. Timing parameters

5.    Processor III: Design and control of the datapath. Multicycle architecture.

5.1. Multicycle datapath

5.1.1.   Memory instructions: lw, sw

5.1.2.   R-type instructions

5.1.3.   Conditional brach instructions: beq

5.2. Sequential multicycle control

5.3. Adding new instructions: Adding immediate. Inconditional branch (jump)

6.    Memory maps. Real numbers operations.

6.1. Interface between processor and peripherals: address map

6.1.1.   Aligned and not aligned blocks.

6.1.2.   Memory maps.

6.2. Real number operations

6.2.1.   Fixed and floating point representation

6.2.2.   Addition, subtraction and multiplication with real numbers

1.14. Course bibliography

  1. Digital Design and Computer Architecture. D.M. Harris y S.L. Harris. Morgan Kaufman. RISC-V Edition
    2021. ISBN: 9780123944245. Ref_UAM: INF/C5130/HAR.
  2. Computer Organization And Design [RISC-V EDITION]: The Hardware/Software Interface. D.A.
    Patterson y J.L. Hennessy. Morgan Kaufmann. 2ª Ed. 2021. ISBN: 9780128203316. Ref_UAM:
    INF/C5220/PAT.
  3. Problemas resueltos de estructura de computadoras. F. García, J. Carretero, J.D. García y D. Expósito. Ed. Paraninfo. ISBN: 978-84-283-3701-4. 2015.
  4. Fundamentos de diseño lógico y de computadores. M.M.Mano y C.R.Kime. Prentice Hall. 2005. ISBN: 8420543993. Ref_UAM: INF/C5200/MAN.
  5. The Student’s Guide to VHDL. P. Ashenden. Morgan Kaufman Pub. 2008. ISBN: 9781558608658. Ref_UAM: INF/C7410D/ASH.
  6. Diseño de Sistemas Digitales con VHDL. S.A. Pérez, E. Soto y S. Fernández. Thomson. 2002. ISBN: 8497320816. Ref_UAM: INF/C7410D/PER.
  7. Diseño digital avanzado con VHDL: vol 1. F. Machado, S. Borromeo y N. Malpica. Serv. Publicaciones URJC. 2009. ISBN: 9788498494198. Ref_UAM: INF/C7410D/MAC.

 

Main bibliography and alternatives:

LESSON 1. Digital design and VHDL.

Main: Ref[1] C4.

Alternatives: Ref[5] complete, Ref[6] complete, Ref[7] complete.

LESSON 2. Arithmetic Logic Unit (ALU).

Principal: Ref[1] C5.

Secundarias: Ref[2] C3, Ref[3] C2, Ref[4] C5.

LESSON  3. Processor I: Instruction set and machine code.

Main: Ref[1] C6.

Alternatives: Ref[2] C2, Ref[3] C3, C4 y C9.

LESSON 4. Processor II: Design and control of the datapath. Single-cycle architecture

Main: Ref[1] C7.1 y C7.3.

Alternatives: Ref[2] C4, Ref[3] C5.    

LESSON 5. Processor III: Design and control of the datapath. Multicycle architecture

Main: Ref[1] C7.4.

Alternatives: Ref[3] C5.

LESSON 6. Memory maps. Real numbers operations.

Main: Ref[1] C8. Ref[1] C5.

Alternatives: Ref[2] C6, Ref[4] C13, Ref[3] C7.

  

2. Teaching-and-learning methodologies and student workload

2.1. Contact hours

 

#horas

Contact hours (minimum 33%)

78

Independent study time

72

2.2. List of training activities

Activity

# hours

Lectures

42

Seminars

 

Practical sessions

 

Clinical sessions

 

Computer lab

26

 

 

Laboratory

 

Work placement

 

Supervised study

 

Tutorials

 

Assessment activities

10

Other

 

3. Evaluation procedures and weight of components in the final grade

3.1. Regular assessment

CONTINUOUS ASSESSMENT

Students can choose the modality of CONTINUOUS EVALUATION (CE) for the theoretical part, the practical part, or both of them.

Each part, theory and practice, is independent and involves different regulations.

 

Continuous Assessment: Theory

For the CE in theory, although it is highly recommended, class attendance is not mandatory. The subject is evaluated with a set of in-person activities to be developed during the course. All the activities will be developed, whenever possible, in the common schedule given in the calendar or otherwise in the same class schedule. These activities include two partial tests. If the partial tests are passed, their concepts are exempted on the final exam.

 

The exemption of the first two partial tests, P1 and P2, implies that, in the case of passing any of them (ExaP1, ExaP2 ≥ 5.0), it is not necessary to test the contents associated with the passed partials in the final exam of the subject in the ordinary assessment.

 

In the case of not passing any of them (ExaP1 or ExaP2 < 5.0), it is necessary to test the concepts of the pertinent partial exam, always with the third partial ExaP3, in the final exam of the subject in the ordinary assessment.

 

In the case of not passing any of the two partial tests (ExaP1 and ExaP2 < 5.0), the student must sit the final exam of the subject, as if it were a student who had opted for the non-continuous assessment modality, as explained later.

 

After the final exam in the ordinary assessment, there will be a set of marks, one for each partial, either that obtained during the course or in the final exam and a fourth mark obtained during the other activities developed during the course.

 

In the case that a student with a passed partial exam fills the questions of the final exam related to the passed exam, the final exam mark grade will prevail.

 

The mark corresponding to the Theory (Mark_Theo) is calculated according to the expression:

Mark_Theo= 0.25*ExaP1 + 0.35*ExaP2 + 0.30*ExaP3 + 0.10*OtherActivities

In the case that (Mark_Theo < 5.0), the student must sit the final exam of the subject in its extraordinary assessment as if it were a student who had opted for the non-continuous assessment method, as explained below.

 

Continuous Assesment: Practice

To pass the practical part, the student must attend all laboratory sessions. Always for duly justified reasons, a student may miss a maximum of 2 sessions of practice (4 hours) and must present the corresponding written proof.

 

The practices consist in the development, by parts, of the processor studied in the theory, until reaching its complete design. As it is a cumulative design process, the results of each practice are necessary to complete the final processor architecture. Therefore, each of the design proposals is accompanied by its corresponding test bench, which allows the student to know the correctness of the design made. For this self-correction, the teacher will help the students to improve their designs.

 

The evaluation of the laboratories is based on in-person exams where exercises similar to the ones done in the laboratory sessions should be done. During all the tasks, all the parts of the microprocessor will be designed and also some assembler programs will be coded. Besides, in the last exam, the students should connect all the microprocessor's parts done during the course. This exam may have an oral test to defend the student's proposal.

 

The laboratory tasks can be done by groups or individually as stated in each task.

 

NON-CONTINUOUS ASSESSMENT

 

For students who opt for the NON-CONTINUOUS modality in the theory part, in the practices part or in both, their marks will be obtained in the following way:

a. The mark in the Theoretical part is calculated as follows:

  • Mark of the final exam (100%).

The final exam will consist of a written test, whose content will cover all the objectives that students must reach in the full course. This test may include both theoretical issues and problems.

b. The mark in the Practical part is calculated as follows:

  • Mark of the practice final exam (100%).

The final exam will consist of a practical test, which allows the teacher to evaluate all the concepts developed in the laboratory practices proposed in the subject.

 

For both modalities: CONTINUOUS and NON-CONTINUOUS:

  • Both parts, theoretical and practical, are scored between 0 and 10.
  • The final mark of the subject is obtained from the theory and practice marks following the equation:

Mark = 0.4*Mark_Lab + 0.6*Mark_Theo

  • To pass the subject it is mandatory to obtain a mark greater than or equal to 5 points, both in theory and in practice. Otherwise, the final note will be:

Mark = (0.4*Min(5, Mark_Lab) + 0.6*Min(5, Mark_Theo))

  • The theory mark is preserved only for the extraordinary assessment in the same academic year.
  • The practice mark is preserved for the extraordinary assessment in the same academic year and, as long as the grade obtained is equal to or higher than 6.0 points, for the two exams for the next academic year.

 

VERY IMPORTANT: When any type of copy is detected in any of the evaluation activities, whether theoretical or practical, the information reflected in Chapter IV of the document "Normativa de Evaluación Académica de la EPS", approved by the "Junta de Centro" on November 4, 2013, will be applied.

3.1.1. List of evaluation activities

Evaluatory activity

%

Final exam

18%-60%

Continuous assessment

82%-40%

3.2. Resit

a. The grade in the Theoretical part is calculated as follows:

  • Mark of the final exam (100%).

The final exam will consist of a written test, whose content will cover all the objectives that students must reach in the full course. This test may include both theoretical issues and problems.

b. The grade in the Practical part is calculated as follows:

  • Mark of the practice final exam (100%).

The final exam will consist of a practical test, which allows the teacher to evaluate all the concepts developed in the laboratory practices proposed in the subject.

 

Final mark:

  • Both parts, theoretical and practical, are scored between 0 and 10.
  • The final mark of the subject is obtained from the theory and practice marks following the equation:

Mark = 0.4*Mark_Lab + 0.6*Mark_Theo

  • To pass the subject it is mandatory to obtain a mark greater than or equal to 5 points, both in theory and in practice. Otherwise, the final note will be:

Mark = (0.4*Min(5, Mark_Lab) + 0.6*Min(5, Mark_Theo))

  • The theory mark will not be preserved for the next academic year.
  • The practice mark is preserved for, as long as the grade obtained is equal to or higher than 6.0 points, for the two exams for the next academic year.

 

VERY IMPORTANT: When any type of copy is detected in any of the evaluation activities, whether theoretical or practical, the information reflected in Chapter IV of the document "Normativa de Evaluación Académica de la EPS", approved by the "Junta de Centro" on November 4, 2013, will be applied.

3.2.1. List of evaluation activities

Evaluatory activity

%

Final exam

40%-100%

Continuous assessment

60%-0%

4. Proposed workplan

This workplan is tentative and depends on the calendar and the evolution of the subject.

 

Week

In-person activities

1
    • Subject introduction.
    • L1. Digital design and VHDL.                Lesson: 1.1
    • Pr1. VHDL Tutorial (I).

2
    • L1. Digital design and VHDL.                Lessons: 1.2, 1.3, 1.4
    • Pr1. VHDL Tutorial (II).

3
    • L1. Digital design and VHDL.                Lessons: 1.5
    • L2. Arithmetic Logic Unit                   Lessons: 2.1, 2.2
    • Pr1. VHDL Tutorial (III).

4
    • L2. Arithmetic Logic Unit.                   Lessons: 2.3
    • Pr2. Simplified mProcessor (I)

5
    • L3. Processor I: Instruction set and machine code.             Lessons: 3.1, 3.2
    • Pr2. Simplified mProcessor (II)

6
    • L3. Processor I: Instruction set and machine code.             Lesson: 3.2
    • Pr2. Simplified mProcessor (III)

7
    • L3. Processor I: Instruction set and machine code.              Lesson: 3.2
    • Pr3. RISC-V Assembly (I)

8
    • L3. Processor I: Instruction set and machine code.              Lesson: 3.3
    • L4. El procesador II: Diseño y control uniciclo.                     Lessons: 4.1, 4.2
    • Pr3. RISC-V Assembly (II) 

9
    • L4. Processor II: Design and control of the datapath. Single-cycle architecture.       Lesson: 4.2
    • Pr3. RISC-V Assembly (III) 

10
    • L4. Processor II: Design and control of the datapath. Single-cycle architecture.       Lessons: 4.2, 4.3
    • Pr4. Final integration of the mProcesador (I)

11
    • L5. Processor III: Design and control of the datapath. Multicycle architecture.         Lessons: 5.1, 5.2
    • Pr4. Final integration of the mProcesador (II)

12ª
    • L5. Processor III: Design and control of the datapath. Multicycle architecture.         Lesson: 5.3
    • Pr4. Final integration of the mProcesador (III)

13
    • L6. Memory maps. Real numbers operations.          Lesson: 6.1
    • Pr4. Final integration of the mProcesador (IV)

14
    • L6. Memory maps. Real numbers operations.          Lesson: 6.2
    • Pr4. Final integration of the mProcesador (V)

May
  • Regular final exam

June
  • Resit final exam


Curso Académico: 2023/24

18479 - FUNDAMENTOS DE MICROPROCESADORES


Información de la asignatura

Código - Nombre:
18479 - FUNDAMENTOS DE MICROPROCESADORES
Titulación:
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
795 - Microtítulo en Electrónica Digital
Centro:
350 - Escuela Politécnica Superior
Curso Académico:
2023/24

1. Detalles de la asignatura

1.1. Materia

Circuitos Electrónicos y Microprocesadores

1.2. Carácter

Obligatoria

1.3. Nivel

756 - Grado (MECES 2)
759 - Grado (MECES 2)
536 - Grado (MECES 2)
795 - Estudios Propios (MECES 2)

1.4. Curso

759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 2
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación: 2
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 2
795 - Microtítulo en Electrónica Digital: 1

1.5. Semestre

Primer semestre

1.6. Número de créditos ECTS

6.0

1.7. Idioma

Español

1.8. Requisitos previos

No hay

1.9. Recomendaciones

Es muy recomendable haber cursado la asignatura Circuitos Electrónicos Digitales de primer curso.

1.10. Requisitos mínimos de asistencia

Se plantean dos métodos de evaluación, uno de evaluación CONTINUA y otro de evaluación NO CONTINUA, de forma independiente para los contenidos teóricos y para los contenidos prácticos. Por defecto, se supone que todos los estudiantes, por el hecho de estar matriculados en la asignatura, optan por un método de evaluación CONTINUA.

La aplicación de la evaluación CONTINUA para los contenidos teóricos está ligada a la realización y superación de una calificación mínima de las actividades propuestas durante el desarrollo del curso.

La aplicación de la evaluación CONTINUA para los contenidos prácticos está ligada a la asistencia y a la realización y superación de las actividades propuestas en las sesiones prácticas en el laboratorio.

La norma a seguir en cada caso es la siguiente:

EVALUACIÓN CONTINUA y NO CONTINUA PARA CONTENIDOS TEÓRICOS.

En ambas modalidades la asistencia a clase de teoría no es obligatoria, pero sí fuertemente recomendable.

MUY IMPORTANTE

Sin necesidad de avisar previamente, en las clases se pueden realizar pruebas que sirvan para la evaluación continua. La ausencia a estas sesiones implica la no realización de la citada prueba y la consecuente calificación con cero puntos en la actividad.

Los detalles acerca de la normativa de evaluación para cada una de las dos modalidades se recogen en el epígrafe "Convocatoria Ordinaria" de esta guía.

EVALUACIÓN CONTINUA PARA CONTENIDOS PRÁCTICOS (LABORATORIO).

En la modalidad de evaluación CONTINUA, el estudiante deberá asistir a todas las clases prácticas y desarrollar las actividades que se propongan de forma regular y en las fechas marcadas en cada una de las prácticas propuestas.

Siempre por motivos debidamente justificados, el estudiante puede faltar a un máximo de 2 sesiones de prácticas (4 horas). En el caso de alcanzar un número mayor de faltas, será excluido de esta modalidad de evaluación.

EVALUACIÓN NO CONTINUA PARA CONTENIDOS PRÁCTICOS (LABORATORIO).

En esta modalidad la asistencia a clase de prácticas no es obligatoria, pero sí fuertemente recomendable.

Los detalles acerca de la normativa de evaluación que diferencian cada una de las dos modalidades de evaluación práctica, se recogen en el epígrafe "Convocatoria Ordinaria" de esta guía.


 

1.11. Coordinador/a de la asignatura

Alberto Sanchez Gonzalez

  https://autoservicio.uam.es/paginas-blancas/

1.12. Competencias y resultados del aprendizaje

1.12.1. Competencias

CO9 - Capacidad de análisis y diseño de circuitos combinacionales y secuenciales, síncronos y asíncronos, y de utilización de microprocesadores y circuitos integrados.

CO10 - Conocimiento y aplicación de los fundamentos de lenguajes de descripción de dispositivos de hardware.

ITT1 - Capacidad para redactar, desarrollar y firmar proyectos en el ámbito de la ingeniería de telecomunicación que tengan por objeto, de acuerdo con los conocimientos adquiridos según lo establecido en el apartado 5 de esta orden, la concepción y el desarrollo o la explotación de redes, servicios y aplicaciones de telecomunicación y electrónica.

ITT2 - Conocimiento, comprensión y capacidad para aplicar la legislación necesaria durante el desarrollo de la profesión de Ingeniero Técnico de Telecomunicación y facilidad para el manejo de especificaciones, reglamentos y normas de obligado cumplimiento.

ITT3 - Conocimiento de materias básicas y tecnologías, que le capacite para el aprendizaje de nuevos métodos y tecnologías, así como que le dote de una gran versatilidad para adaptarse a nuevas situaciones.

ITT4 - Capacidad de resolver problemas con iniciativa, toma de decisiones, creatividad, y de comunicar y transmitir conocimientos, habilidades y destrezas, comprendiendo la responsabilidad ética y profesional de la actividad del Ingeniero Técnico de Telecomunicación.

ITT5 - Conocimientos para la realización de mediciones, cálculos, valoraciones, tasaciones, peritaciones, estudios, informes, planificación de tareas y otros trabajos análogos en su ámbito específico de la telecomunicación.

ITT6 - Facilidad para el manejo de especificaciones, reglamentos y normas de obligado cumplimiento.

ITT9 - Capacidad de trabajar en un grupo multidisciplinar y en un entorno multilingüe y de comunicar, tanto por escrito como de forma oral, conocimientos, procedimientos, resultados e ideas relacionadas con las telecomunicaciones y la electrónica.

CB1 - Que los estudiantes hayan demostrado poseer y comprender conocimientos en un área de estudio que parte de la base de la educación secundaria general, y se suele encontrar a un nivel que, si bien se apoya en libros de texto avanzados, incluye también algunos aspectos que implican conocimientos procedentes de la vanguardia de su campo de estudio.

CB2 - Que los estudiantes sepan aplicar sus conocimientos a su trabajo o vocación de una forma profesional y posean las competencias que suelen demostrarse por medio de la elaboración y defensa de argumentos y la resolución de problemas dentro de su área de estudio.

CB3 - Que los estudiantes tengan la capacidad de reunir e interpretar datos relevantes (normalmente dentro de su área de estudio) para emitir juicios que incluyan una reflexión sobre temas relevantes de índole social, científica o ética.

CB4 - Que los estudiantes puedan transmitir información, ideas, problemas y soluciones a un público tanto especializado como no especializado.

CB5 - Que los estudiantes hayan desarrollado aquellas habilidades de aprendizaje necesarias para emprender estudios posteriores con un alto grado de autonomía.

1.12.2. Resultados de aprendizaje

- Aprender la comprensión de la estructura de los microprocesadores: CPU, memoria y periféricos de entrada/salida.

- Saber usar el juego de instrucciones y el lenguaje máquina.

- Tener la capacidad de analizar la arquitectura de sistemas basados en microprocesadores.

- Tener la capacidad de usar lenguajes de descripción hardware.

1.12.3. Objetivos de la asignatura

Los objetivos que se pretenden alcanzar con esta asignatura son:

 

OBJETIVOS GENERALES

 

G1

Aplicar las diferentes técnicas de diseño para la realización de un sistema digital.

 

G2

Construir un sistema a partir de su descripción en diferentes niveles de abstracción.

 

G3

Demostrar la influencia de la jerarquía de memoria y de otras evoluciones en las prestaciones de un sistema ordenador.

 

G4

Diseñar sistemas digitales complejos, utilizando lenguajes específicos de descripción hardware (VHDL)

 

G5

Utilizar herramientas de diseño y programación (EDA) para diseño de circuitos digitales.

 

 

OBJETIVOS ESPECÍFICOS POR TEMA

 

TEMA 1.- Diseño digital y VHDL

1.1. 

Describir circuitos digitales usando las especificaciones del lenguaje VHDL.

1.2. 

Dado un circuito digital en VHDL, usar las herramientas de simulación y depurado para determinar su correcto funcionamiento, y en caso de fallo, identificar y corregir los fallos.

1.3. 

Dado un circuito digital en VHDL, determinar su funcionamiento.

1.4. 

Dado un circuito digital en VHDL, identificar errores de sintaxis.

1.5. 

Dado un circuito digital en VHDL, identificar errores de funcionalidad.

TEMA 2.- La Unidad Aritmético Lógica (ALU)

2.1. 

Describir los componentes básicos que configuran un sistema ordenador.

2.2. 

Describir los diferentes algoritmos y circuitos digitales para las operaciones lógicas y aritméticas básicas

2.3. 

Describir con palabras propias qué es una ALU y los diferentes registros y flags que la componen.

2.4. 

Dado un determinado conjunto de códigos de operación para operaciones lógicas y aritméticas, diseñar la ALU correspondiente.

TEMA 3.- El Procesador I: El diseño del juego de instrucciones. El lenguaje máquina

3.1. 

Describir con palabras propias y asociándolos a un procesador los conceptos de: lenguaje máquina, código de operación, modo de direccionamiento, tamaño y formato de instrucción, operando fuente y destino y dato inmediato.

3.2. 

Ensamblar y desensamblar código máquina, ayudados por una tabla que contiene la codificación de las instrucciones.

3.3. 

Indicar cómo queda modificado el estado del computador (contenido de registros, memoria de datos y puertos de entrada y de salida) después de la ejecución de una instrucción o al final de la ejecución de pequeños programas escritos en lenguaje ensamblador (como máximo 10 instrucciones), a partir de un estado inicial del computador.

3.4. 

Escribir pequeños programas en lenguaje ensamblador del procesador propuesto (como máximo 10 instrucciones) cuya funcionalidad se especifica mediante un texto o mediante una sentencia sencilla de un lenguaje de alto nivel. Estos programas se pueden definir como funciones o macros para ser incorporados en otros programas de mayor extensión.

3.5. 

Escribir pequeños programas (como máximo 10 instrucciones) en donde se utilice la pila como sistema para el paso de parámetros en las llamadas a funciones o subrutinas. Indicar el contenido de la pila y de los registros asociados a ella tras la ejecución de programas escritos en ensamblador.

TEMA 4.- El Procesador II: Diseño y control de la ruta de datos. Arquitectura uniciclo

4.1. 

A partir del esquema de un sistema digital, describir una determinada operación por medio del lenguaje de transferencia de registros (RTL).

4.2. 

A partir de la descripción RTL de una determinada operación, diseñar la ruta de datos que la implemente.

4.3. 

Conocida la ruta de datos para la arquitectura del procesador propuesto, indicar el valor de las señales o buses activos de la Unidad de Proceso y de la Unidad de Control para cada una de las instrucciones originales del citado procesador, en el caso que cada instrucción se ejecuta en un único ciclo.

4.4. 

Diseñar la máquina de control para la ruta de datos uniciclo del procesador propuesto o para un sistema digital de complejidad similar.

4.5. 

A partir de la ruta de datos uniciclo del procesador propuesto, completar el diseño y el control de la misma, para que el procesador ejecute correctamente las instrucciones originales más una nueva instrucción de lenguaje máquina (de complejidad equivalente a las originales). Se parte de la definición de la nueva instrucción (vía lenguaje RTL) y de su codificación.

TEMA 5.- El Procesador III: Diseño y control de la ruta de datos. Arquitectura segmentada

5.1. 

Identificar los procesos que ocurren cronológicamente en la ejecución de una instrucción

5.2. 

Conocida la ruta de datos para la arquitectura del procesador propuesto, indicar el valor de las señales o buses activos de la Unidad de Proceso y de la Unidad de Control para cada una de las instrucciones, y para cada uno de los ciclos que la conforman.

5.3. 

Diseñar la máquina de control para la ruta de datos segmentada del procesador propuesto o para un sistema digital de complejidad similar.

5.4. 

A partir de la ruta de datos segmentada del procesador propuesto, completar el diseño y el control de la misma, para que el procesador ejecute correctamente las instrucciones originales más una nueva instrucción de lenguaje máquina (de complejidad equivalente a las originales). Se parte de la definición de la nueva instrucción (vía lenguaje RTL) y de su codificación.

5.5.

Evaluación de los riesgos de datos y control que aparecen en la arquitectura segmentada. Implementación de las soluciones que evitan o corrigen estos riesgos.

TEMA 6.- Mapas de memoria y Entrada/Salida

6.1. 

Establecer un mapa de direcciones a partir de los requisitos del sistema e identificar las direcciones de acceso a cada dispositivo a partir de un mapa de direcciones.

6.2. 

Conocer las diferentes formas de gestión de dispositivos de Entrada/Salida: polling, interrupciones y DMA.
           

 

 

1.13. Contenidos del programa

Programa Sintético

UNIDAD 1. Diseño digital y VHDL

UNIDAD 2. La Unidad Aritmético Lógica (ALU)

UNIDAD 3. El Procesador I: Diseño del juego de instrucciones. El lenguaje máquina.

UNIDAD 4. El Procesador II: Diseño y control de la ruta de datos. Arquitectura uniciclo.

UNIDAD 5. El Procesador III: Diseño y control de la ruta de datos. Arquitectura segmentada.

UNIDAD 6. Mapas de memoria y Entrada/Salida.

Programa Detallado

1.    Diseño digital y VHDL

1.1. Introducción

1.1.1.   Módulos: entidad y arquitectura

1.1.2.   Simulación y síntesis

1.2. Diseño combinacional

1.2.1.   Puertas lógicas

1.2.2.   Asignaciones condicionales

1.2.3.   Señales internas, representación numérica y buses

1.2.4.   Procesos. Case e if

1.3. Diseño estructural

1.4. Diseño secuencial

1.4.1.   Registros síncronos

1.4.2.   Latches y memoria implícita

1.4.3.   Diseño y verificación de bancos de prueba

1.5. Bancos de prueba

2.    La Unidad Aritmético Lógica (ALU)

2.1. Estructura básica de un ordenador (sumador)

2.2. Operaciones en la ALU y banderas

2.3. Diseño de una ALU

3.    El Procesador I: El diseño del juego de instrucciones. El lenguaje máquina

3.1. Lenguaje ensamblador

3.1.1.   Instrucciones. Tipo y tamaño

3.1.2.   Operandos: registros, memoria y constantes

3.1.3.   El código máquina

3.2. El juego de instrucciones. ISA RISC-V

3.2.1.   El formato de las instrucciones: los tipos R, I, J

3.2.2.   Instrucciones con memoria, aritmético/lógicas y de salto condicionales e incondicionales 

3.2.3.   Los modos de direccionamiento

3.2.4.   Escribir, compilar, enlazar y ejecutar un programa.

3.3. Programación

3.3.1.   Llamadas a procedimientos, subrutinas o funciones. La pila del sistema

3.3.2.   Estructuras de programación, If/Else y bucles For y While

3.3.3.   Trabajar con Arrays de datos

4.    El Procesador II: Diseño y control de la ruta de datos. Arquitectura uniciclo

4.1. Ruta de datos uniciclo

4.1.1.   Instrucciones con memoria: lw y sw

4.1.2.   Instrucciones Tipo-R

4.1.3.   Instrucciones de salto condicional: beq

4.2. Control combinacional uniciclo

4.3. Añadir nuevas instrucciones: Suma inmediata y Saltos incondicionales (jump)

4.4. Parámetros temporales en la ruta uniciclo

5.    El Procesador III: Diseño y control de la ruta de datos: Arquitectura segmentada

5.1. Ruta de datos segmentada

5.2. Ruta de control segmentada

5.3. Enumeración y solución de los riesgos en microprocesadores segmentados

6.    Mapas de memoria y Entrada/Salida

6.1. Interfaz entre el procesador y los periféricos: mapa de direcciones

6.1.1.   Bloques alineados y no alineados

6.1.2.   Mapa de memoria

6.2. Gestión de dispositivos de Entrada/Salida: polling, interrupciones y DMA

1.14. Referencias de consulta

Bibliografía principal

  • [1] Digital Design and Computer Architecture. D.M. Harris y S.L. Harris. Morgan Kaufman. RISC-V Edition
    2021. ISBN: 9780123944245. Ref_UAM: INF/C5130/HAR.

Bibliografía complementaria

  • [2] Computer Organization And Design [RISC-V EDITION]: The Hardware/Software Interface. D.A.
    Patterson y J.L. Hennessy. Morgan Kaufmann. 2ª Ed. 2021. ISBN: 9780128203316. Ref_UAM:
    INF/C5220/PAT.
  • [3] Problemas resueltos de estructura de computadoras. F. García, J. Carretero, J.D. García y D. Expósito.
    Ed. Paraninfo. ISBN: 978-84-283-3701-4. 2015.
  • [4] Fundamentos de diseño lógico y de computadores. M.M.Mano y C.R.Kime. Prentice Hall. 2005. ISBN:
    8420543993. Ref_UAM: INF/C5200/MAN.
  • [5] The Student’s Guide to VHDL. P. Ashenden. Morgan Kaufman Pub. 2008. ISBN: 9781558608658.
    Ref_UAM: INF/C7410D/ASH.
  • [6] Diseño de Sistemas Digitales con VHDL. S.A. Pérez, E. Soto y S. Fernández. Thomson. 2002. ISBN:
    8497320816. Ref_UAM: INF/C7410D/PER.
  • [7] Diseño digital avanzado con VHDL: vol 1. F. Machado, S. Borromeo y N. Malpica. Serv. Publicaciones
    URJC. 2009. ISBN: 9788498494198. Ref_UAM: INF/C7410D/MAC.

 

Bibliografía principal y secundarias asociadas al temario propuesto:

UNIDAD 1. Diseño Digital y VHDL.

Principal: Ref[1] C4.

Secundarias: Ref[5] completo, Ref[6] completo, Ref[7] completo.

UNIDAD 2. La Unidad Aritmético Lógica (ALU).

Principal: Ref[1] C5.

Secundarias: Ref[2] C3, Ref[3] C2, Ref[4] C5.

UNIDAD 3. El Procesador I: Diseño del juego de Instrucciones. El lenguaje máquina.

Principal: Ref[1] C6.

Secundarias: Ref[2] C2, Ref[3] C3, C4 y C9.

UNIDAD 4. El Procesador II: Diseño y Control de la ruta de datos: arquitectura uniciclo.

Principal: Ref[1] C7.1 y C7.3.

Secundarias: Ref[2] C4, Ref[3] C5.    

UNIDAD 5. El Procesador III: Diseño y Control de la ruta de datos: arquitectura segmentada.

Principal: Ref[1] C7.5.

Secundarias: Ref[3] C5.

UNIDAD 6. Mapas de memoria y Entrada/Salida

Principal: Ref[1] C8. Ref[1] C5.

Secundarias: Ref[2] C6, Ref[4] C13, Ref[3] C7.

  

2. Metodologías docentes y tiempo de trabajo del estudiante

2.1. Presencialidad

MODALIDAD 

Horas

Porcentaje

Actividades presenciales

70

51%

Actividades no presenciales

68

49%

 

2.2. Relación de actividades formativas

Actividades presenciales

Nº horas

Clases teóricas en aula

36

Seminarios

 

Clases prácticas en aula

 

Prácticas clínicas

 

Prácticas con medios informáticos

24

Prácticas de campo

 

Prácticas de laboratorio

 

Prácticas externas y/o practicum

 

Trabajos académicamente dirigidos

 

Tutorías

 

Actividades de evaluación continua

10

Otras

 

 

3. Sistemas de evaluación y porcentaje en la calificación final

3.1. Convocatoria ordinaria

EVALUACIÓN CONTINUA

Los estudiantes pueden optar por este método de EVALUACIÓN CONTINUA (EC), en la parte de teoría, en la parte de prácticas o en ambas.

Cada parte, teoría y prácticas, es independiente e implica distintas formas de actuación.

 

Evaluación Continua: Teoría

Para la EC en teoría, aunque es muy recomendable, no es obligatorio la asistencia a clase. La asignatura se evalúa con un conjunto de actividades presenciales a desarrollar durante el curso. Todas las actividades se desarrollarán, cuando sea posible, en el horario común habilitado en el calendario o en caso contrario en el mismo horario de clase. Entre estas actividades destacan dos pruebas parciales que pueden liberar contenidos del curso de cara al examen final.

El carácter liberatorio de las dos primeras pruebas parciales, P1 y P2, implica que, en el caso de superar cualquiera de ellas (ExaP1, ExaP2 ≥  5,0), no es necesario volver a examinarse de los contenidos asociados a dichos parciales en el examen final de la asignatura en la convocatoria ordinaria.

En el caso de no superar alguno de ellos (ExaP1 o ExaP2 < 5,0), es necesario presentarse al parcial no superado, siempre junto al tercer parcial ExaP3, en el examen final de la asignatura en la convocatoria ordinaria.

En el caso de no superar ninguno de las dos pruebas parciales (ExaP1 y ExaP2 < 5,0), debe presentarse al examen final de la asignatura, como si fuera un estudiante que hubiera optado por el método de evaluación no continua, según se explica más adelante.

Después del examen final en la convocatoria ordinaria, se dispondrá de un conjunto de calificaciones, una por cada parcial, ya sea la obtenida durante el curso o en dicho examen final y una cuarta de las otras actividades desarrolladas durante el curso.

En el caso de que un estudiante con un parcial aprobado se presente a ese parcial en el examen final, prevalecerá la nota del examen final. 

La nota correspondiente a la parte de Teoría (Not_Teo) es la que resulta de la media ponderada entre todas estas pruebas, según la expresión:

Not_Teo = 0,25*ExaP1 + 0,35*ExaP2 + 0,30*ExaP3 + 0,10*RestoActividades

En el caso que (Not_Teo < 5,0), debe presentarse al examen final de la asignatura en su convocatoria extraordinaria, como si fuera un estudiante que hubiera optado por el método de evaluación no continua, según se explica más adelante.

 

Evaluación Continua: Prácticas

Para aprobar la parte práctica el estudiante deberá asistir a todas las sesiones de laboratorio. Siempre por motivos debidamente justificados, un estudiante puede faltar a un máximo de 2 sesiones de prácticas (4 horas), debiendo en su caso, presentar el justificante correspondiente.

Las prácticas consisten en el desarrollo, por partes, del procesador estudiado en la teoría, hasta alcanzar al final del curso su diseño completo. Como se trata de un proceso de diseño acumulativo, los resultados de cada práctica son necesarios para completar la arquitectura final del procesador. Por tanto, cada una de las propuestas de diseño, se acompaña con su correspondiente fichero de autocorrección, que permiten conocer la bondad del diseño realizado o en su caso, los errores cometidos. Para esta autocorrección, se puede contar con la ayuda de los profesores responsables de cada grupo.

La evaluación de la parte práctica consistirá en cuatro pruebas presenciales donde se realizarán ejercicios similares a los explicados en las sesiones reguladas previas. A lo largo de las prácticas se diseñarán las diferentes partes del procesador y su programación en ensamblador. Además, en la última prueba se pedirá integrar todos los componentes del procesador realizados durante el curso. Esta prueba puede contener una parte oral para defender la solución propuesta por el estudiante. Al inicio del curso se publicará en Moodle el peso de cada una de las pruebas de prácticas en la nota final.

 

Las actividades de prácticas podrán ser por grupos o individuales según se avise en los enunciados de dichas prácticas.

 

EVALUACIÓN NO CONTINUA

Para los estudiantes que opten por la modalidad de evaluación NO CONTINUA en la parte de teoría, en la parte de prácticas o en ambas, sus calificaciones se obtendrán de la siguiente forma:

a. La nota correspondiente a la parte de teoría es la que resulta de:

  • La calificación de la prueba final (100%).

La prueba final consistirá en una prueba escrita, cuyo contenido abarcará todos los objetivos que deben alcanzar los estudiantes en el curso completo. Esta prueba podrá incluir tanto cuestiones teóricas como resolución de problemas.

b. La nota correspondiente a la parte de prácticas es la que resulta de:

  • La calificación de la prueba práctica final (100%).

La prueba final consistirá en una prueba práctica, que permita evaluar todos los conceptos desarrollados en las prácticas de laboratorio propuestas en la asignatura.

 

Para ambas modalidades de evaluación CONTINUA y NO CONTINUA:

  • Ambas partes, teoría y prácticas, se puntúan sobre 10 puntos. 
  • La nota final de la asignatura se obtiene de las notas de teoría y prácticas por medio de la ecuación:

Calificación = 0,4*Not_Lab + 0,6*Not_Teo

  • Para aprobar la asignatura es obligatorio obtener una nota mayor o igual a 5 puntos, tanto en la parte de teoría como en la práctica de laboratorio. En caso contrario, la nota final en actas será: 

Calificación = (0,4*Mín(5, Not_Lab) + 0,6*Mín(5, Not_Teo))

MUY IMPORTANTE: Cuando se detecte algún tipo de copia en cualquiera de las actividades de evaluación ya sean teóricas o prácticas, se aplicará lo reflejado en la última versión de la “Normativa de Evaluación Académica de la EPS”, aprobada en Junta de Centro. 

3.1.1. Relación actividades de evaluación

Actividad de evaluación

Ev. Continua (%)

Ev. Final (%)
Examen final teoría 0% 60%
Examen final prácticas 0% 40%
Examen parcial 1 15% 0%
Examen parcial 2 21% 0%
Examen parcial 3 18% 0%
Otras actividades de evaluación continua (tests y participación en clase) 6% 0%
Prácticas en evaluación continua 40% 0%

 

3.2. Convocatoria extraordinaria

a. La nota correspondiente a la parte de teoría es la que resulta de:

  • La calificación de la prueba final (100%).

La prueba final consistirá en una prueba escrita, cuyo contenido abarcará todos los objetivos que deben alcanzar los estudiantes en el curso completo. Esta prueba podrá incluir tanto cuestiones teóricas como resolución de problemas.

b. La nota correspondiente a la parte de prácticas es la que resulta de:

  • La calificación de la prueba práctica final (100%).

La prueba final consistirá en una prueba práctica, que permita evaluar todos los conceptos desarrollados en las prácticas de laboratorio propuestas en la asignatura.

 

Cálculo de la nota final de la asignatura:

  • Ambas partes, teoría y prácticas, se puntúan sobre 10 puntos. 
  • La nota final de la asignatura se obtiene de las notas de teoría y prácticas por medio de la ecuación:

Calificación: 0,4*Not_Lab + 0,6*Not_Teo

  • Para aprobar la asignatura es obligatorio obtener una nota mayor o igual a 5 puntos, tanto en la parte de teoría como en la práctica de laboratorio. En caso contrario, la nota final en actas será: 

Calificación: (0,4*Mín(5, Not_Lab) + 0,6*Mín(5, Not_Teo)) 

MUY IMPORTANTE:Cuando se detecte algún tipo de copia en cualquiera de las actividades de evaluación ya sean teóricas o prácticas, se aplicará lo reflejado en la última versión de la “Normativa de Evaluación Académica de la EPS”, aprobada en Junta de Centro.  

3.2.1. Relación actividades de evaluación

Actividad de evaluación

(%)

Examen de teoría

60%

Examen de prácticas

40%

 

4. Cronograma orientativo

Este cronograma es orientativo y depende del calendario de fiestas y de la evolución de la asignatura.

 

Semana

Actividades Presenciales

1ª

Presentación de la asignatura.

  • U1. Diseño Digital y VHDL.                Tema: 1.1
  • Pr1. Tutorial de VHDL (I).

2ª
  • U1. Diseño Digital y VHDL.                Temas: 1.2, 1.3, 1.4
  • Pr1. Tutorial de VHDL (II).

3ª
  • U1. Diseño Digital y VHDL.                Temas: 1.5
  • U2. La Unidad Aritmético Lógica      Temas: 2.1, 2.2
  • Pr2. Estructura simplificada de un mProcesador (I)

4ª
  • U2. La Unidad Aritmético Lógica.     Temas: 2.3, 2.4
  • Pr2. Estructura simplificada de un mProcesador (II)

5ª
  • U3. El procesador I: El diseño del juego de Instrucciones.             Tema: 3.1, 3.2
  • Pr2. Estructura simplificada de un mProcesador (III)

6ª
  • U3. El procesador I: El diseño del juego de Instrucciones.             Temas: 3.2
  • Pr3. El ensamblador de RISC-V (I)

7ª
  • U3. El procesador I: El diseño del juego de Instrucciones.             Temas: 3.2
  • Pr3. El ensamblador de RISC-V (II)

8ª
  • U3. El procesador I: El diseño del juego de Instrucciones.             Temas: 3.3
  • U4. El procesador II: Diseño y control uniciclo.                             Temas: 4.1, 4.2
  • Pr4. Integración de microprocesador completo (I)

9ª
  • U4. El procesador II: Diseño y control uniciclo.               Temas: 4.2
  • Pr4. Integración de microprocesador completo (II)

10ª
  • U4. El procesador II: Diseño y control uniciclo.               Temas: 4.2, 4.3
  • Pr4. Integración del microprocesador completo (III)

11ª
  • U5. El procesador III: Diseño y control segmentado.          Temas: 5.1, 5.2
  • Pr4. Integración del microprocesador completo (IV)

12ª
  • U5. El procesador III: Diseño y control segmentado.          Temas: 5.2, 5.3
  • Pr4. Integración del microprocesador completo (V)

13ª
  • U6. Mapas de Memoria y Entrada/Salida.            Temas: 6.1

14ª
  • U6. Mapas de Memoria y Entrada/Salida.            Temas: 6.1, 6.2

Enero
  • Examen Final Ordinario

Junio
  • Examen Final Extraordinario