Curso Académico:
2023/24
18483 - DISPOSITIVOS INTEGRADOS ESPECIALIZADOS
Información de la asignatura
Código - Nombre:
18483 - DISPOSITIVOS INTEGRADOS ESPECIALIZADOS
Titulación:
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021)
795 - Microtítulo en Electrónica Digital
Centro:
350 - Escuela Politécnica Superior
Curso Académico:
2023/24
1. Detalles de la asignatura
1.1. Materia
Sistemas Electrónicos
1.3. Nivel
756 - Grado (MECES 2)
759 - Grado (MECES 2)
536 - Grado (MECES 2)
795 - Estudios Propios (MECES 2)
1.4. Curso
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 3
756 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 4
759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 3
759 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación (2021): 4
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación: 3
536 - Graduado/a en Ingeniería de Tecnologías y Servicios de Telecomunicación: 4
795 - Microtítulo en Electrónica Digital: 1
1.5. Semestre
Primer semestre
1.6. Número de créditos ECTS
6.0
1.7. Idioma
Español en las clases. Toda la información técnica está en idioma inglés.
1.8. Requisitos previos
No hay
1.9. Recomendaciones
Esta asignatura se imparte en el primer semestre del tercer curso. Es requisito previo Circuitos Electrónicos Digitales, que inicia a los estudiantes en el diseño lógico dentro de la materia Circuitos Electrónicos y Microprocesadores (18 créditos ECTS) del plan de estudios. La asignatura DIE retoma los temas de CED con un enfoque orientado a circuitos integrados de alta densidad tipo FPGA u opciones semicustom tipo standard cells.
El material electrónico de la asignatura se encuentra en la plataforma Moodle:
https://moodle.uam.es/
y en la página web de la asignatura:
http://arantxa.ii.uam.es/~die/
En la primera se concentra la información sobre notas, temas de exámenes, fechas, tablón de noticias, y otros aspectos de organización. En la página web de la asignatura se condensa la información general, de carácter menos variable. Toda la información entre ambas páginas se encuentra enlazada por hipervínculos.
El estudio y aprobación de DIE se beneficia de algunos conocimientos y aptitudes:
- Es imprescindible disponer de un buen conocimiento de inglés a nivel de lectura, pues toda la documentación de los fabricantes de circuitos integrados (hojas de datos y notas de aplicación) se encuentra redactada únicamente en dicha lengua.
- Se requiere iniciativa personal y tenacidad para el diseño y puesta en funcionamiento de los diversos circuitos propuestos en el laboratorio.
- Es importante comprobar la comprensión de los contenidos y habilidades básicas de la asignatura intentando resolver las Guías de Problemas.
Finalmente, es importante ejercitar la predisposición y empatía para el trabajo en equipo.
1.10. Requisitos mínimos de asistencia
No hay control de asistencia directo, pero se debe obtener un 5 en el laboratorio. Ausencias repetivivas pueden impedir alcanzar aritméticamente este objetivo.
1.11. Coordinador/a de la asignatura
Eduardo Ivan Boemo Scalvinoni
1.12. Competencias y resultados del aprendizaje
1.12.1. Competencias
Las competencias que se pretenden adquirir con esta asignatura en el Grado ITST son:
SE2: Capacidad para seleccionar circuitos y dispositivos electrónicos especializados para la transmisión, el encaminamiento o enrutamiento y los terminales, tanto en entornos fijos como móviles.
SE7: Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación.
ITT1 - Capacidad para redactar, desarrollar y firmar proyectos en el ámbito de la ingeniería de telecomunicación que tengan por objeto, de acuerdo con los conocimientos adquiridos según lo establecido en el apartado 5 de esta orden, la concepción y el desarrollo o la explotación de redes, servicios y aplicaciones de telecomunicación y electrónica.
ITT2 - Conocimiento, comprensión y capacidad para aplicar la legislación necesaria durante el desarrollo de la profesión de Ingeniero Técnico de Telecomunicación y facilidad para el manejo de especificaciones, reglamentos y normas de obligado cumplimiento.
ITT3 - Conocimiento de materias básicas y tecnologías, que le capacite para el aprendizaje de nuevos métodos y tecnologías, así como que le dote de una gran versatilidad para adaptarse a nuevas situaciones.
ITT4 - Capacidad de resolver problemas con iniciativa, toma de decisiones, creatividad, y de comunicar y transmitir conocimientos, habilidades y destrezas, comprendiendo la responsabilidad ética y profesional de la actividad del Ingeniero Técnico de Telecomunicación.
ITT5 - Conocimientos para la realización de mediciones, cálculos, valoraciones, tasaciones, peritaciones, estudios, informes, planificación de tareas y otros trabajos análogos en su ámbito específico de la telecomunicación.
ITT6 - Facilidad para el manejo de especificaciones, reglamentos y normas de obligado cumplimiento.
ITT7 - Capacidad de analizar y valorar el impacto social y medioambiental de las soluciones técnicas.
ITT9 - Capacidad de trabajar en un grupo multidisciplinar y en un entorno multilingüe y de comunicar, tanto por escrito como de forma oral, conocimientos, procedimientos, resultados e ideas relacionadas con las telecomunicaciones y la electrónica.
CB1 - Que los estudiantes hayan demostrado poseer y comprender conocimientos en un área de estudio que parte de la base de la educación secundaria general, y se suele encontrar a un nivel que, si bien se apoya en libros de texto avanzados, incluye también algunos aspectos que implican conocimientos procedentes de la vanguardia de su campo de estudio.
CB2 - Que los estudiantes sepan aplicar sus conocimientos a su trabajo o vocación de una forma profesional y posean las competencias que suelen demostrarse por medio de la elaboración y defensa de argumentos y la resolución de problemas dentro de su área de estudio.
CB3 - Que los estudiantes tengan la capacidad de reunir e interpretar datos relevantes (normalmente dentro de su área de estudio) para emitir juicios que incluyan una reflexión sobre temas relevantes de índole social, científica o ética.
CB4 - Que los estudiantes puedan transmitir información, ideas, problemas y soluciones a un público tanto especializado como no especializado.
CB5 - Que los estudiantes hayan desarrollado aquellas habilidades de aprendizaje necesarias para emprender estudios posteriores con un alto grado de autonomía.
1.12.2. Resultados de aprendizaje
- Conocer dispositivos, circuitos, equipos y sistemas electrónicos.
- Conocer las técnicas de diseño de circuitos electrónicos.
- Conocer dispositivos electrónicos integrados.
- Ser capaz especificar y documentar equipos y sistemas electrónicos.
- Ser capaz de implementar y utilizar equipos y sistemas electrónicos.
1.12.3. Objetivos de la asignatura
Objetivos de la Asignatura
Los conocimientos que se aprenden en el curso son:
- Capacidad para especificación, negociación o diseño de un ASIC.
- Conocimiento de la jerga de microelectrónica.
- Practicar la codificación de VHDL sintetizable.
- Técnicas para reducir retardo en FPGAs.
- Realizar pruebas físicas sobre FPGAs.
- Nociones de técnicas para facilitar la simulación y el test de circuitos.
- Principio de Diseño Síncrono
- Manejo optimizado de herramientas EDA.
La mayoría de las carreras de Ingeniería incluyen algunas asignaturas sobre el diseño de circuitos integrados, si bien el enfoque y la tecnología en que se apoyan es variado. La separación del diseño lógico en dos partes “Logica Digital” (primer año de la EPS) y “Sistemas Digitales” también ha sido propuesto en el resumen de las actividades del ACM/IEEE-CS Joint Curriculum Task Force 1991, donde también figura una asignatura “Diseño de Sistemas VLSI” como curso avanzado de grado.
Los objetivos que se pretenden alcanzar con esta asignatura son:
OBJETIVOS GENERALES
|
|
1
|
Conocer las diferentes técnicas de diseño de circuitos de alta velocidad y complejidad
|
2
|
Diseñar, especificar, construir o negociar ASICs.
|
3
|
Habilidad para resolver problema y entender textos con especificaciones técnicas
|
4
|
Hábito de optimización, simplificación, análisis, y resolución de problemas
|
5
|
Comprensión de manuales avanzados de componentes tipo FPGA y artículos científico-técnicos aplicados.
|
|
|
|
OBJETIVOS ESPECIFICOS POR TEMA
|
|
TEMA 1.- CIRCUITOS INTEGRADOS Y ASICS SEMICUSTOM
|
1.1.
|
Conocer alternativas de fabricación de un circuito integrado.
|
1.2.
|
Enterder ASICs semicustoms: Gate Arrays, Standard Cells, ASICs Estructurados.
|
1.3.
|
Diseñar puertas CMOS estándares básicas a nivel transistor.
|
|
TEMA 2.- Arquitectura de fpgas, HERRAMIENTAS Y ALGORITMOS eda
|
2.1.
|
Conocer una LUT e interconexiones programables, Bloques de E/S. Programación
|
2.2.
|
Presentar Hard-cores específicos
|
2.3.
|
Experimentar con los bloques principales de una herramienta EDA profesional
|
2.4.
|
Presentar los principales algoritmos de una herramienta EDA
|
2.5.
|
Ver las opciones avanzadas de un compilador de silicio
|
|
TEMA 3.- RetardoS, sincronización Y optimización area-VELOCIDAD
|
3.1
|
Análisis del Modelo RC, retardo y fanout.
|
3.2
|
Diseñar una distribución de reloj y sincronizadores de fase tipo PLL.
|
3.3
|
Entender Sincronización de fase única, frecuencia máxima de operación.
|
3.4
|
Analizar Fallos de sincronización y corregir metaestabilidad
|
3.5
|
Diseñar con Paralelismo-Pipeline. Conceptos de aceleración, latencia y throughput
|
3.6
|
Diseño Físico para area-velocidad y Herramientas de análisis de tiempo.
|
3.7
|
Enterder opciones on-chip para alta velocidad y aspectos eléctricos.
|
|
TEMA 4.- DISEÑO para test (DFT)
|
4.1
|
Revisar Técnicas DFT ad-hoc
|
4.2
|
Estudiar y aplicar Modelo stuck-at a circuitos sencillos
|
4.3
|
Entender Scan Path, Tesbenchs, Herramienta ChipScope y otras técnicas
|
4.4
|
Analizar la conexión entre DFT y Tolerancia a Fallos
|
|
Tema 5.- aspectos económicos de la tecnología fpga
|
5.1
|
Cuantificar la evolución de las FPGA y conocer compañías.
|
5.2
|
Analizar curva de aprendizaje, ciclo económico, erosión de precio y obsolescencia.
|
5.3
|
Conocer los tipos de trabajos en FPGAs, mercado español e internacional, asistir a conferencias invitadas de expertos de la industria y visitar compañías locales
|
|
|
|
1.13. Contenidos del programa
1.- Circuitos Integrados y ASICs Semicustom
- Circuitos Integrados SSI, MSI (1960-70).
- Idea de bloque cascadable y extendible (sliced).
- Estandarización, diferenciación y confidencialidad.
- Límites de un procesadores. Opción hardwired de un algoritmo.
- ASICs: Gate Array, Standard Cells, SOG, Structured FPGAs y otros.
- Puertas básicas CMOS.
- Economía de los masked-ASICs.
2.- Arquitectura de FPGAs
- Xilinx Inc. y el modelo Fabless.
- LUTs, Interconexiones y Memoria de Configuración.
- Estructura de una LUT y compromisos de diseño.
- Tipos de Configuración. FPGA Retargeting. Easy Path. FPGAs Antifusibles.
- Frecuencia máxima de un sistema basado en FPGAs y Aplicaciones de las FPGAs
- Recursos específicos: RAM, Mult y DSP, SRL, Procesadores, DCM, Transceivers, etc).
- Estándares de I/O y Encapsulados
- Xilinx vs Altera
- Diagrama de flujo de diseño.
3.- Modelo de retardos
- Capacidad.
- Carga a corriente constante.
- Energía almacenada en un condensador.
- Valores típicos de C en circuitos integrados.
- Datos de una célula SC
- Retardos intrínsecos y extrínsecos. Fanin y Fanout.
- Señales globales (broadcasted) y cómo limitar el fanout de un circuito.
- Árbol de Reloj.
- Sincronizadores de fase tipo PLL.
- Distorsión de Duty-Cycle.
- Herramientas de análisis de tiempos. Caminos críticos y falsos.
- Deración con T y Vdd.
- Retardos asíncronos.
- Retardo de pines, Pull-Up / Pull-Down, Bus keeper
- Lecciones Aprendidas
4.- Sincronización y Pipeline
- Glitches en circuitos combinacionales.
- Registros de sincronización y Parámetros temporales de un FF
- Gated-clocks: “relojes gateados”
- Skew de reloj. Fallos de sincronización. Metaestabilidad.
- Principios de Diseño Síncrono.
- Velocidad (Throughput), latencia y aceleración (speed-up)
- Registros de skewing y deskewing
- Granularidad, Profundidad de Lógica.
- Coste de un pipeline.
- Ejemplos de circuitos segmentados y retiming
- Comunicación local y global (broadcasted).
5.- Diseño para Test (DFT)
Técnicas Heurísticas: Observabilidad y Controlabilidad.
Técnicas Sistemáticas: Modelo Stuck-at. Cobertura de fallos.
Test de FSMs: Scan Path.
JTAG.
Herramienta ChipScope.
Temperatura y fallos.
DFT y Tolerancia a Fallos.
Instrumental de Verificación.
6.- Herramientas y Algoritmos EDA
- Simplificación. Síntesis, Particionado, Emplazamiento y Rutado.
- Uso de subexpresiones.
- Cofactoreo de Shanon
- Método de las fuerzas, Steimberg
- Mincut y Simulated Annealing
- Rutado global y detallado.
- Bloques de la Herramienta EDA Xilinx.
- Principales opciones de un compilador de silicio.
1.14. Referencias de consulta
Bibliografía Recomendada:
Bolton M., "Digital System Design with Programmable Logic", Addison-Wesley, 1990.
681.32 BOL
Brown S., Francis R. , Rose J. y Vranesic Z., "Field-Programmable Gate Arrays", Boston: Kluwer Academic Publishers, 1992.
Chan, P. and Murrad, S. "Digital Design using Field-Programmable Gate Arrays", Prentice-Hall 1994.
681.31 CHA
Francis, R. “A Tutorial on Logic Synthesis for Look-up Table Based FPGAs”, ICCAD-92 Digest of Technical Papers, pp.40-47, Nov. 1992.
Jenkins J., "Designing with FPGAs and CPLDs".
681.3 JEN
Mandado, Enrique, "Dispositivos lógicos programables"
621.3 MAN
Oldfield J. and Dorf R. , "Field-Programmable Gate Arrays. Reconfigurable Logic for Rapid Prototyping and Implementation of Digital Sistems", John Wiley & Son. 1995.
621.3 OLD
Tavernier, C. "Circutos Lógicos Programables", Editorial Paraninfo.
621.3 TAV
Trimberger S., "Field-Programmable Gate Arrays Technology", ", Boston: Kluwer Academic Publishers, 1995.
621.3 FIE
Amerasekera, E. Ajith, "Failure mechanisms in semiconductor devices".
621.315/AME
Baker J. et al., "CMOS Circuit Design, Layout, and Simulation", IEEE Press Series on Microelectronic Systems.
621.3BA
Application-Specific Integrated Circuits
Smith, Michael
INF/621.3/SM
Abramovici M. Melvin A. Breuer, Arthur D. Friedman, "Digital systems testing and testable design", 1990.
681.32/ABR
Sousa, José T. de, “Boundary-scan interconnect diagnosis”
621.38/SOU
Lall, Pradeep, “Influence of Temperature on Microelectronics and System Reliability”
621.3/LAL
Josep Altet y Antonio Rubio, “Thermal testing of Integrated circuits”
B1200/ALT
Material electrónico de trabajo: los documentos electrónicos de trabajo (Prácticas, métodos de trabajo para el laboratorio, recomendaciones de estudio y hojas de datos de componentes se publican en la sección Noticias de DIE en plataforma Moodle (http://uam-virtual.es) y en la página de la asignatura.
2. Metodologías docentes y tiempo de trabajo del estudiante
2.1. Presencialidad
|
#horas
|
Porcentaje de actividades presenciales (mínimo 33% del total)
|
37 %
|
Porcentaje de actividades no presenciales
|
63 % |
2.2. Relación de actividades formativas
Actividades presenciales
|
Nº horas
|
Clases teóricas en aula
|
23
|
Seminarios
|
1
|
Clases prácticas en aula
|
Prácticas clínicas
|
|
Prácticas con medios informáticos
|
24
|
Prácticas de campo
|
|
Prácticas de laboratorio
|
|
Prácticas externas y/o practicum
|
|
Trabajos académicamente dirigidos
|
|
Tutorías
|
|
Actividades de evaluación
|
4
|
Otras
|
|
3. Sistemas de evaluación y porcentaje en la calificación final
3.1. Convocatoria ordinaria
El cuadro adjunto muestra el formato de la Evaluación Continua, que cubre todo el temario de la asignatura. Consta de exámenes parciales y un examen ordinario. Los temas se reparten entre ambos.
Aprobar por evaluación continua significa: aprobar Teoría y aprobar Laboratorio (ambas cosas). Cada una de estas partes es evaluada por el profesor a cargo y las notas son independientes; no se promedian una con otra.
Laboratorio (nota máxima 10, aprobado = 5)
|
Pract.1
|
Pract.2
|
Pract.3
|
Pract.4
|
… (puede haber practicas adicionales)
|
Teoría (nota máxima 10, aprobado = 5)
|
Evaluación Continua
Parciales (nota máxima 4): Examen escrito
La nota de los parciales no se promedia. Hay que aprobar cada uno de ellos.
|
Examen Ordinario:
Consta de 2 partes:
A. Examen escrito y/u oral
Nota máxima 6, aprobado = 3
B. Recuperación de parciales
nota máxima 4, aprobado 2.
|
Los parciales suspendidos se recuperan en la convocatoria ordinaria
|
|
|
|
Tanto la Teoría como el Laboratorio ocupan 2 hs por semana. Por lo tanto, el peso en la nota final de cada parte es:
Nota Acta = 50 % Laboratorio + 50 % Teoría
La nota en acta es aprobado si se aprueba Laboratorio y Teoría; es decir, al menos 5 puntos en cada bloque. En caso contrario la nota es Suspenso.
Los aspectos más importantes son:
- Los temas de los parciales suspendidos se pueden recuperar en la convocatoria ordinaria.
- Los temas de los parciales aprobados se eliminan de la convocatoria ordinaria
- Si se suspende el Laboratorio, se suspende evaluación continua.
- Si se suspende la Teoría, se suspende evaluación continua.
- Se puede recuperar el Laboratorio en la Convocatoria Extraordinaria.
- El laboratorio suspenso no se puede recuperar en la Convocatorio Ordinaria; sólo en la Extraordinaria. La nota de Teoría se conserva si es aprobado.
3.1.1. Relación actividades de evaluación
Los temas incluidos en los parciales de Evaluación Continua suman 4 puntos (40%)
Los temas incluidos en el Examen Ordinario suma el resto (60%)
El estudiante puede elegir dos itinerarios:
Evaluación Continua: aprobar cada uno de los parciales y la versión del examen ordinario con los temas que no han entrado en los parciales.
Evaluación final: Aprobar todos los temas en la versión de examen ordinario completo.
El examen ordinario tiene 2 partes:
- Primera Parte: Temas no evaluados en parciales (para los que aprueben parciales)
- Segunda Parte: Temas evaluados en cada parcial (para los que suspendan parciales)
3.2. Convocatoria extraordinaria
Este examen consta de dos partes:
Teoría (60% de la nota de la Asignatura)
Laboratorio (40% de la nota de la Asignatura)
Teoría:
Se evalúa el temario completo. Se aprueba con 5 sobre 10.
Si Ud. aprobó Teoría en la Conv. Ordinaria, pero no Laboratorio, se "guarda" la nota de la evaluación continua.
Laboratorio:
En esta convcatoria, se mantiene la nota del laboratorio si ésta es aprobado.
Si no se ha aprobado el laboratorio, se propone al estudiante un ejercicio que debe codificarse y hacer funcionar correctamente en la placa de FPGA. Los circuitos propuestos de Laboratorio serán nuevos y no son los desarrollados durante el curso. Es decir, no se trata de repetir los ejercicios presentados en las clases de práctica.
La modalidad del examen de laboratorio depende de la cantidad de estudiantes. A modo orientativo, puede ser:
- Un ejercicio que se propone el día del examen. El estudiante tiene una semana para realizarlo. Puede acceder al lab. si las condiciones lo permiten.
- Un ejercicio resumen que debe realizarse el mismo día del examen de Junio, al acabar el mismo.
3.2.1. Relación actividades de evaluación
Actividad de evaluación
|
%
|
Examen final (máximo 70% de la calificación final o el porcentaje que figure en la memoria)
|
50% |
Laboratorio
|
50 %
|
En el examen extraordinario entra el contenido de toda la asignatura. Se guarda la nota de Laboratorio, que puede ser hasta un 40% del total (cuando se obtiene 10 puntos en el lab).
4. Cronograma orientativo
Semana
|
Contenido
|
Horas presenciales
|
Horas no presenciales
(se incluyen con carácter meramente orientativo)
|
1
|
Presentación de la asignatura, descripción del programa, normativa y los métodos de evaluación. Asignación de turnos de laboratorio.
Circuitos Integrados y ASICs Semicustom
Circuitos Integrados SSI, MSI (1960-70).
Límites de un procesadores. Opción hardwired de un algoritmo.
ASICs: Gate Array, Standard Cells, SOG, Structured Puertas básicas CMOS.
Economía de los masked-ASICs.
|
2
|
2
Trabajo del estudiante:
Revisión de VHDL
|
2
|
Arquitectura de FPGAs
Xilinx Inc. y el modelo Fabless.
LUTs, Interconexiones y Memoria de Configuración.
Estructura de una LUT y compromisos de diseño.
Lab: Práctica 1 Flujo completo de Diseño
|
4
|
6
Trabajo del estudiante:
Tutorial EDA Xilinx
|
3
|
Arquitectura de FPGAs
Recursos específicos: RAM, Mult y DSP, SRL, Procesadores, DCM, Transceivers, etc).
Estándares de I/O y Encapsulados.
Lenguajes de descripción de HW.
Diagrama de flujo de diseño.
Simplificación, Síntesis, Particionado, Emplazamiento y Rutado.
Lab: Práctica 2 Cronómetro (1 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
4
|
Examen de Evaluación Continua Nº1
Lab: Práctica 2 Cronómetro (2 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
5
|
Modelo de retardos
Capacidad. Carga a corriente constante. Energía almacenada en un condensador.
Valores típicos de C en circuitos integrados.
Problemas
Lab: Práctica 2 Cronómetro (3 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
6
|
Modelo de retardos
Datos de una célula SC
Retardos intrínsecos y extrínsecos. Fanin y Fanout.
Señales globales (broadcasted) y cómo limitar el fanout de un circuito.
Problemas
Lab: Práctica 2 Cronómetro (4 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
7
|
Modelo de retardos
Árbol de Reloj. Sincronizadores de fase tipo PLL. Distorsión de Duty-Cycle. Herramientas de análisis de tiempos, caminos críticos y falsos.
Deración con T y Vdd. Retardos asíncronos
Retardo de pines, Pull-Up / Pull-Down, Bus keeper
Lab Práctica 3 Temporización, Restricciones y Pipelining (1 de 3).
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
8
|
Sincronización
Glitches en circuitos combinacionales.
Principios de Diseño Síncrono.
Registros de sincronización y parámetros temporales de un FF
Gated-clocks: “relojes gateados”
Skew de reloj. Fallos de sincronización. Metaestabilidad.
Lab Práctica 3 Temporización, Restricciones y Pipelining (2 de 3).
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
9
|
Pipeline
Velocidad (Throughput), latencia y aceleración (speed-up)
Registros de skewing y deskewing
Granularidad, Profundidad de Lógica.
Coste de un pipeline.
Ejemplos de circuitos segmentados y retiming
Comunicación local y global (broadcasted)
Lab Práctica 3 Temporización, Restricciones y Pipelining (3 de 3).
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio)
|
10
|
Diseño para Test (DFT)
Técnicas Heurísticas: Observabilidad y Controlabilidad.
Técnicas Sistemáticas: Modelo Stuck-at. Cobertura de fallos.
Test de FSMs: Scan Path.
Herramienta ChipScope.
Temperatura y fallos.
DFT y Tolerancia a Fallos.
Lab Práctica 4: Procesador Embebido (1 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
11
|
Herramientas y Algoritmos EDA
Uso de subexpresiones.
Cofactoreo de Shanon
Método de las fuerzas, Steimberg
Lab Práctica 4: Procesador Embebido (2 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
12
|
Herramientas y Algoritmos EDA
Ejemplo de placement manual
Mincut y Simulated Annealing
Principales opciones de un compilador de silicio.
Lab Práctica 4: Procesador Embebido (3 de 4)
|
4
|
6
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
13
|
Examen de Evaluación Continua Nº2
Lab Práctica 4: Procesador Embebido (4 de 4)
|
4
|
8
Trabajo del estudiante:
Resolución de problemas.
Elaboración de la Práctica de Laboratorio
|
14
|
Preparación del examen ordinario.
Resolución de exámenes de años anteriores
|
2
|
4
Trabajo del estudiante:
No hay práctica de Laboratorio. Preparación examen final
|
|
Examen Final
|
3
|
15
|